by Rob Bulmahn

TSMCが2026年4月22日に開催したNorth America Technology Symposium 2026で、2029年までを見据えた新たな半導体プロセスのロードマップを示しました。中心となるのはA14の縮小版にあたるA13、AIと高性能計算(HPC)向けに裏面給電を導入するA12、2nm世代の拡張版であるN2Uで、あわせて先端パッケージングや車載向け、ディスプレイドライバー向けの技術計画も打ち出しています。

TSMC Debuts A13 Technology at 2026 North America Technology Symposium

https://pr.tsmc.com/english/news/3302

TSMC unveils process technology roadmap through 2029: A12, A13, N2U announced, A16 slips to 2027 | Tom's Hardware

https://www.tomshardware.com/tech-industry/semiconductors/tsmc-unveils-process-technology-roadmap-through-2029-a12-a13-n2u-announced-a16-slips-to-2027

今回の発表で最も前面に出たのは「A13」です。A13は2025年に発表されたA14の「direct shrink(直接収縮版)」と位置付けられており、A14から面積を6％削減しつつ、設計ルールをA14と完全な後方互換に保つことで、顧客が比較的少ない再設計で移行できるようにした点が特徴です。さらに、TSMC独自の設計・製造協調最適化(DTCO)技術によって電力効率と性能も引き上げるとしており、量産開始はA14の1年後にあたる2029年を予定しています。



「A12」はA14系の強化版として位置付けられ、Super Power Railによる裏面電源供給技術(BSPDN)を採用し、AIとHPC向けの用途を想定したプロセスとして2029年の生産開始が予定されています。

そして、TSMCの2nmプロセス技術である「N2U」は、N2Pに対して3％から4％の速度向上、または同一速度で8％から10％の消費電力削減、さらに1.02倍から1.03倍のロジック密度向上を実現する2nmプラットフォームの拡張版で、2028年の生産開始を予定しているとのこと。成熟した2nm基盤と歩留まりを生かしつつ、N2PのIP資産との互換性を保って投資回収を促す狙いがあるとされ、クライアント向けだけでなくAIやHPC、モバイルにも使えるバランス型の選択肢とされています。



一方で、AIデータセンター向けの高性能路線では「A16」と「A12」が軸になります。ハードウェア系ニュースサイトのTom's Hardwareによれば、A16はもともと2026年に量産が始まると見られていたものの、実際の量産立ち上がりは顧客側の製品計画に合わせて2027年と整理されており、その後継として2029年にA12が続く構図だとのこと。また、A16とは別に「N2X」も残され、こちらは従来型の表面電源供給で高クロックを狙う性能重視版として併存する見通しです。

TSMCは「今回のロードマップはロジック微細化だけでなく、AI時代を支える実装技術の拡張も大きな柱です」と述べています。TSMCの2.5D積層パッケージ技術であるCoWoSはすでに生産中の5.5レチクル(約4720mm2)品に採用されており、2028年には大型計算ダイ約10個とHBM20スタック前後を統合できる14レチクル((約1万2000mm2)分の面積で量産する予定だとのこと。また、2029年にはさらに拡張を重ねて40レチクル(約3万43200mm2)級のSoW-X(巨大集積回路)の量産も見込まれています。



by Rob Bulmahn

2029年に量産予定の「A14-to-A14 SoIC」は3Dチップスタッキング技術で、前世代の「N2-on-N2 SoIC」と比較して1.8倍のダイ間I/O密度を実現するとのこと。データセンターのAI高速化を目的としたTSMC独自の次世代コパッケージド・オプティクス技術「COUPE on substrate」が2026年に量産に入る予定だとTSMCは報告しています。このCOUPE on substrateは基板上の着脱式光学モジュールに比べて電力効率2倍、遅延10分の1を実現するとTSMCはアピールしました。

車載とロボティクス向けでは、ナノシートトランジスタを採用する初の車載グレード技術として「N2A」が発表されました。N2AはN3Aと比較して、同一電力時に15％から20％の速度向上が見込まれており、AEC-Q100認証完了は2028年を予定しています。加えて、N2Pの設計キット内で車載利用条件を反映できる「Auto-Use」設計キットを用意し、N2Aの完全認証前から開発を始めやすくする方針も示されました。

N3A自体も2026年に生産へ入り、2023年からの「Auto Early」プログラムを通じて、すでに10件超の製品計画が進んでいるとされています。



くわえて、ディスプレイドライバ向けの「N16HV」も発表されました。これは高電圧技術をFinFET世代へ持ち込むものと位置付けられており、TSMCのN28HVと比較してゲート密度を41％高め、消費電力を35％削減できるとされています。近眼用ディスプレイではダイ面積を40％縮小し、消費電力を20％超削減できる見込みで、スマートグラスのような用途の使い勝手向上にもつながるとのこと。

Tom's Hardwareは今回のロードマップについて、「TSMCが先端ロジックの微細化を進めるだけでなく、クライアント向けとAI・HPC向けで異なる進化のテンポを採る二本立ての戦略を明確にしたものだ」と述べています。A13やN2Uのように設計資産の再利用や移行のしやすさを重視する系統と、A12や先端パッケージングのように電力供給や実装規模まで含めてAI時代の要求に応えようとする系統を並行して示したことで、TSMCが2029年までの競争軸を「微細化」だけでなく「実装技術を含めたシステム全体の拡張」に置いていることが、今回の発表でより鮮明になったといえます。