iPad AirやiPhone 12、iPhone 12 Proに搭載されているApple A14 Bionicは64bit ARMv8-AベースのSoCで、TSMCの5nmプロセスノード「N5」を採用しています。前世代のApple A13 Bionicよりもトランジスタ数が増加した一方でダイサイズは小さくなり、性能も大幅に向上しています。そんなA14 Bionicのトランジスタ数とトランジスタ密度とプロセスノードの進化について、半導体関連のニュースを扱うニュースサイト・SemiAnalysisが解説しています。

Apple’s A14 Packs 134 Million Transistors/mm², but Falls Short of TSMC’s Density Claims - SemiAnalysis

https://semianalysis.com/apples-a14-packs-134-million-transistors-mm2-but-falls-far-short-of-tsmcs-density-claims/

トランジスタ数はその名の通り「チップ上にあるトランジスタの数」のことであり、1mm2当たりのトランジスタ数が「トランジスタ密度」です。また、SoCのうち、論理回路のみのトランジスタ密度が「ロジック密度」であり、チップの製造方法であるプロセスノードの進化を一番如実に表すのが、ロジック密度の増加です。

Apple独自のSoCであるA10からA14までの採用プロセスノード、トランジスタ数、トランジスタ密度、各プロセスノードにおけるロジック密度をまとめたものが以下の表。

Apple SoCSoCプロセスノードトランジスタ数SoCの面積(mm^2)SoCのトランジスタ密度
(トランジスタ数/mm^2)プロセスノードのロジック密度
(Wikichipによる)トランジスタ密度の
ロジック密度比A10TSMC N1233億125.002640万2880万91.41％A11TSMC N1043億87.664905万5251万93.42％A12TSMC N769億83.278286万9120万90.86％A13TSMC N785億94.488997万9120万98.65％A14TSMC N5118億88.001億3409万1億7130万78.28％

Appleは自社製SoCの性能を語る上でトランジスタ数をアピールしています。このトランジスタ数から産出されるトランジスタ密度は、採用されるプロセスノードのロジック密度の90％以上を達成してきました。

しかし、A14では達成率が78.28％となっています。また、TSMCは、5nmプロセスである「N5」のロジック密度が7nmプロセスである「N7」の1.8倍以上になると公称していますが、A14 Bionicのトランジスタ密度は前世代のA13 Bionicと比べると1.49倍。このことから、トランジスタ密度の進化速度がロジック密度の進化速度に追いつけなくなっていることがわかります。



SemiAnalysisは、A14 Bionicのトランジスタ密度がTSMCのロジック密度に追いつけなくなっているのは、TSMCやAppleの失敗ではなく、SRAMの微細化が遅れていることに原因があると述べています。



SRAMはレジスタからキャッシュメモリに至るまで、プロセッサ全体に広く使用されています。元Qualcommのエンジニアリング部門ヴァイスプレジデントで、記事作成時点ではTSMCに所属するジェフリー・イープ氏によれば、典型的なモバイル向けSoCの構成はロジック部が60％、SRAM部が30％、アナログ入出力部が10％になっているとのこと。

SemiAnalysisは、N7と比べるとN5ではロジック密度が1.8倍になったのに対して、SRAM密度は1.35倍だった点を指摘し、TSMCのN5はSRAMの微細化が鈍化していると述べています。もちろん、TSMCやSamsungなどの半導体製造大手は、SRAMの微細化が鈍化している問題を解決するため、技術開発を進めており、2020年8月にはSamsungがロジックとSRAMを縦積みする3次元構造実装技術を発表しています。

Samsung、7nm EUVプロセスでロジックとSRAM縦積みの3次元IC | 日経クロステック（xTECH）

https://xtech.nikkei.com/news/

なお、SRAM微細化の問題を解決しても、コストパフォーマンスの向上も確実に鈍化しているとSemiAnalysisは主張しています。プロセスノードの進化と共に、半導体ウェハーの価格は上がっており、N7とN5トランジスタあたりのコストはほぼ同じだとのことです。