写真提供:マイナビニュース

写真拡大

Cadence Design Systemsは10月23日(現地時間)、Wide I/O 2、Hybrid Memory Cube(HMC)、High Bandwidth Memory(HBM)、DDR4 3D Stacking(DDR4-3DS)などの広く普及した3Dメモリ規格すべてに対応する検証IP(VIP)の販売を開始すると発表した。

同VIPポートフォリオによって、高速にメモリインタフェースの検証を行うことができるようになり、計算サーバ、モバイル機器、高性能グラフィック、高性能ネットワーク用途のSoC検証の早期クロージャが可能となる。また、新しい検証IPモデルは、read、write、save、preload時のダイレクトメモリアクセス、メモリ内容の比較、確実なアサーション、エラー挿入、トランザクションコールバック、アサーションレポート、内蔵アドレスマネージャといった最先端機能が特徴となっている。さらに、他社製の最先端シミュレータ、各種検証言語や検証メソドロジにもすべて対応しており、新規格メモリとの正確なインタフェースを最速で検証することができる。

(日野雄太)