画像提供:マイナビニュース

写真拡大

●NVIDIAはPascal Refreshを投入?

NVIDIAの2017年は、"Volta"の年ではあったのだが、それはTeslaとデスクトップ向けハイエンドの極一部に留まり、結局Pascalベースでのラインナップが維持された。

とはいえ、GP102コアのTitan XpとGeForce GTX 1080 Ti、GP104ベースのGeForce GTX 1070 Ti、それに(OEM向けではあるが)GP108コアのGeForce GT 1030なども加わりトップエンドからローエンドまで完全にPascalでラインナップが完成、バリエーションに富んだ製品群がそろったことになる。

これに加えて、GV100コアを流用したNVIDIA Titan Vも発表されており、米国などでは出荷が開始されている。まぁこのTitan Vをはじめとして、GeForceではクラウドでの利用がサポート外となり、EULAの変更などもあってちょっと騒ぎになったりしているが、とりあえずロードマップには関係無いので今回は割愛する。

○メインストリームに「Volta」はこない

目下の問題は「2018年のラインナップ」である。VoltaのGeForce向け、つまりGV104とかGV106といったコアが出るかどうかであるが、これは完全に無くなっている。というか、そもそもどの程度まで検討したのかも怪しい。

理由は簡単で、端的に言えばPascal+Tensor Core=Voltaだからだ。Tensor Coreはゲームプレイの役には立たないから、これを抜いてしまうとただのPascalそのままでしかない。Tensor Coreを入れた状態だとダイサイズの割に、コンシューマ用途では無駄に性能の低いコアができ上がってしまい、効率が悪いことになる。

PascalベースのGP100とVoltaベースのGV100のスペックを比較してみると、以下のようになる。

12FFNはProcessの所で説明した、16FF+に6Track Library(なのかTurbo Cell Libraryなのかハッキリしない)を組み合わせたNVIDIAのスペシャルである。16FFC→12FFCと同等の効果があるとすれば、Turbo Cell Libraryだと10%位のエリア面積削減が可能である。

実際に1億トランジスタ当たりのダイサイズを見ると、4%程度の削減でしかないが、そもそも試算がラフ(パッド面積とかを無視して、ダイ全体がトランジスタで埋められている前提)なことを考えると、確かにプロセスの変更でダイそのもののスリム化は実現できているっぽい。ただその分を埋めて余るほど、SMあたりのダイサイズが増えているというのは、Tensor Coreを追加したためと考えられる。

要するにVoltaのままだと、12FFNを利用しても、16FF+を使うPascalよりもダイが大きくなるという事態から逃れられないということだ。NVIDIA Titan VはGeForce Titan XPを上回る性能を叩き出しているが、これはSM数を80に増やした効果であって、SM数が同じなら性能はPascalと変わらないだろう。

これがノートPCまで含むすべてのマシンでTensor Coreを使うというアプローチにするのであればまだ意味はあるが、Tensor Coreは事実上Teslaグレードの製品を前提にした使い方になっており、その意味でもVoltaをデスクトップに持ち込む意味は皆無である。

○当面はPascal Refreshがメイン

ではどうするか? という話だが、当面はPascal Refreshがメインになると思われる。ほぼGeForce 10シリーズと同じラインナップながら、微妙に速度を引き上げたものがGeForce 20シリーズとして投入されるはずだ。ダイそのものはPascalのままなので、メモリも引き続きGDDR5及びGDDR5Xを利用することになるだろう。

というのは、上で書いた通りプロセスを16FF+から12FFNにしても、それで節約できるダイエリアは10%に満たない(せいぜい5%)程度だからだ。

5%というのは60SMが63SMに、あるいは40SMが42SMに増やせる程度で、確かに性能は増すだろうが、大きな性能の改善とは言いにくい。少なくとも物理設計をやり直すコストに見合うほどの性能改善ではない。大きなジャンプは当然次の7nm世代待ちということになる。

ここで気になるのは7FFなのか、7FF+なのかという話だ。コンシューマ向けのGeForceの場合、製造原価の上昇は非常にクリティカルである。そのため、量産は7FF+世代になるのではないかと思われる。

ただそれだと時間が空きすぎるので、ハイエンドにあたる製品(GP104の後継)だけは、7FFで製造するかもしれない。7FFを利用するとすれば、量産開始は2018年第1四半期中、量産シリコンが出てくるのが第2四半期末、製品投入が第3四半期というあたりか。

運がよければCOMPUTEXでサンプルが見られるかも(まぁその前にGTC 2018で何かアナウンスをしそうだが)という感じだろう。

○7nmの"Ampere"はどうなる?

その次、つまり7nmを使ったコアは"Ampere"というコード名らしい。アーキテクチャは全く不明のままである。ただ暴論で言えば、PascalコアからFP64のサポートを外すだけで更にSMあたりのエリアサイズが小さくなるので、これと7nmを組み合わせることでPascalと同じダイサイズでSMの数を2倍以上(4倍までは行かないが、3倍前後?)まで増やせることになる。この場合、メモリはGDDR6を利用することになるだろう。

読めないのはこのAmpereコアをGeForce 20シリーズで出すのか、それとも30シリーズで出すのかである。なんとなく、GeForce 20シリーズのままPascal RefreshとAmpereが混在する、という可能性がすごく高そうだが。

●AMD GPUはVega 11からスタート

2017年はRadeon VEGAも投入して、これで形勢逆転……と思いきや、そこまでのインパクトはなかった。とは言え、Polarisに比べると性能は大きく改善しており、GeForce GTX 1080をキャッチアップできる程度には盛り返してきた(GeForce GTX 1080 Tiにはまだちょっと遠いが)。

そんなAMDだが、2018年はまずVega 11が投入される。実はこのVega 11という名前は、Raven Ridge(つまりRyzen Mobile)に統合されるGPU向けのコード名だという話もあったのだが、それとは別にDiscrete GPUやMobileに対応した製品も存在しており、こちらもVega 11扱いされているようだ。

このVega 11はいくつかSKUがあり、基本的にはPolarisベースのRadeon RX 500シリーズを置き換えることになる。実はこのVega 11、先にIntelのCore Hシリーズに出荷されることが発表されている。

HBM2を使う、という時点でPolaris世代ではないし、HBM2のダイ2つ分程度のサイズだからVega 10でもない。もちろんAMDがIntelというかAppleのために、専用チップを作ったという可能性も0ではないが、そのためのコストを考えると余程大量にCore Hを量産するのでない限り、まずありえない。

CU数は不明だが、Radeon Vega 32という製品名が聞こえてくるあたり、Vega 11の上のモデルは32CU、Core Hに搭載されているもの(Vega M)は16CU程度と考えられる。

32CUモデルはHBM2×2、Vega MはHBM×1という構成か、GDDR6を利用したものになる(恐らくメモリコントローラは両対応というか、両方のメモリコントローラが搭載されていると思われる)。ちなみにVega Mは、Vega 11の16CUモデルをモバイル向けに低消費電力動作にしたものだろう。

タイミング的に、このVega 11はGlobalfoundriesの12LPPに間に合わない。恐らくは14LPPを利用しての製造になるだろう。

○Vega 20シリーズは細かなブラッシュアップに留まるが消費電力は削減

これに続くのが、Globalfoundriesの12LPPを利用したVega 20シリーズだ。こちらはMicroarchitectureそのものはVegaとほとんど変わらず、細かなブラッシュアップやちょっとした改良が加えられる程度である。

12LPPにすることでの改善点は明確にされていないが、それこそTSMCの16FFC→12FFCとそう大きくは変わらない。若干のダイサイズ縮小がある程度で、CU数を大きく増やすのは難しいだろう。

つまりCU数は最大でも64で据え置きになる。むしろ若干の動作速度向上と、消費電力削減の方に効果がありそうだ。Radeon Vega 64の場合、性能はともかくとして消費電力が異様に多いのが大きな弱点だった。この弱点の緩和には効果がありそうである。

幸いというべきかどうかはあれだが、当面NVIDIAもPascal Refreshで足踏みをしているわけで、GeForce GTX 1080グレード以下をターゲットに絞れば、12LPPの採用でだいぶ競争力は高まりそうである。

○Naviは2019年までおあずけ

一方の7nmについては、MicroarchitectureがNAVIに切り替わることになる。NAVIはGlobalfoundriesの7LPを利用し、Risk Production開始が2018年前半という話だから、製品としてのNAVIが投入されるのは2019年までお預けになる。NVIDIAのAmpereに若干の遅れをとることになるが、こればっかりはFoundry側の事情だから如何ともしがたいだろう。

1つ明るい話があって、Globalfoundriesでは7LP(正確に言えば7LPを利用するFX-7というASICプラットフォーム)で700平方mmを超えるダイも製造できるとアナウンスしている。

つまるところ、CU数を増やせば性能は上げやすいが、これはダイサイズが自動的に増えることになる。14LPPを利用したVega 10は486平方mmだが、これは14LPPとしては最大級の大きさだったらしい。

ところがNAVIの7LPだとおよそトランジスタ密度を倍にできるし、ダイサイズも(コストを度外視すれば)さらに増やせるわけで、可能性としては3倍近くまでCU数を増やせる計算だ。

もっともAMDがそういう方向でチャレンジをするのか? はちょっと謎である。むしろEPYCとかThreadRipperの様に、複数ダイをMCM構造で繋ぐほうが自然な感じはする。まだNAVIの詳細は明らかになっていないが、これは2018年中に何かしらのアナウンスがあると思われる。

○問題はNaviの次 - GPUアーキテクトはどうなる

AMDの懸念事項としては、NAVIの次であろうか? ロードマップ(Photo57)は、NAVIの次は7nm+、つまりGlobalfoundriesのEUVを使ったシリーズが投入されることになるが、ここがどうなるかだ。

というのは、AMDでRadeon Technologies Groupのトップ兼GPUのアーキテクトとしてPolaris→Vega→NAVI(これは恐らく論理設計は終わっており、Tape Inしている段階と思われる)の開発の指揮を執っていたRaja Koduri氏が2017年11月にIntelに移籍してしまったからだ。

順当に行けば、NAVIの次のNext Genの論理設計の真っ最中で、さらにその次の世代のアーキテクチャ決定などを彼が行っているはずだったのだが、現在AMD内で誰がそうした役目を担っているのか(or担える人を探しているのか)はいまのところはっきりしない。このあたりの体制がどうなっているのかがちょっと不安なところである。