写真提供:マイナビニュース

写真拡大

東芝は2月22日、同社の3ビット/セル(TLC)の3次元フラッシュメモリ(3D NAND)「BiCS FLASH」として、64層積層プロセスを用いた512Gビット品のサンプル出荷を2月上旬より開始したことを明らかにした。

同製品は、回路技術やプロセスの最適化によりチップサイズの小型化を図ることで、従来の48層積層プロセスを用いた256Gビット品比で単位面積あたりのメモリ容量を約1.65倍に大容量化したもので、同社では、データセンター向け大容量SSDやPC向けSSDを中心に市場のニーズに合わせて展開し、2017年後半の量産開始を予定しているとしている。

なお同社では、512Gビットのチップを1パッケージ内に16段積層することで、1TBを実現するパッケージ製品も2017年4月からサンプル出荷する予定だとしている。

(小林行雄)