写真提供:マイナビニュース

写真拡大

日立製作所(日立)は11月22日、独自に開発している新型半導体コンピューター向けに、半導体デバイスのサイズを変えずに計算規模を10倍に向上する技術を開発したと発表した。

同社は、交通渋滞やグローバルサプライチェーンにおける物流コストなど、システム化された社会インフラの複雑な課題に対する実用解を計算処理によって導き出し、システムの高効率化・高信頼化を実現することを目指し、新型半導体コンピューターの開発を進めている。

これまで、2万480パラメーター規模に対応した専用チップの試作に成功し、実用解が高効率で求められることを確認しているほか、社会課題を同コンピューターで計算処理可能な形に自動変換する前処理アルゴリズムを開発している。しかし、社会課題が複雑化するにつれ、解く問題の規模が増加し、対応する計算器の大規模化が必要となっている。

今回の開発技術は、演算回路と乱数発生器を複数の要素で共有するもので、同技術をFPGAを用いて試作した新型半導体コンピューターに適用したところ、適用前と比べて回路規模を約10分の1に低減し、低減前と同じサイズの半導体デバイスで約10倍の規模の計算処理が可能になることを確認した。

なお、同成果の一部は2016年11月24日に、広島で開催される「4th International Workshop on Computer Systems and Architectures」で発表される予定だ。

(神山翔)