写真提供:マイナビニュース

写真拡大

産業技術総合研究所(産総研)は12月17日、次世代のメモリーデバイスであるスピントルク書込型磁気ランダムアクセスメモリー(STT-MRAM)に用いられる垂直磁化トンネル磁気抵抗(TMR)素子の記憶安定性を従来の2倍に向上させたと発表した。

同成果は、同研究所 スピントロニクス研究センター 金属スピントロニクスチーム 薬師寺啓 研究チーム長らの研究グループによるもので、近く科学誌「Applied Physics Express」のオンライン版へ掲載される。

TMR素子をベースとするSTT-MRAMは、不揮発、高速、高書き換え耐性などの特徴を持ち、特に不揮発性によって記憶維持のための電力が不要になることから、省エネルギー型の新世代ユニバーサルメモリーとして注目を集めている。デバイスとしては、不揮発性を活かした、ストレージと組み合わせた周辺メモリーや、従来の半導体メモリー(DRAM)を凌駕する大容量メインメモリーが想定されている。しかし、STT-MRAMでは、素子サイズを小さくするほど記憶安定性を確保することが難しく、現在国内外で主流とされている垂直磁化TMR素子の構造や材料では、30nmサイズを境に記憶安定性の頭打ちが見られ、DRAM代替に必要な20nm以下のサイズは困難となっている。

今回、同研究グループは、記憶層にイリジウム薄膜と極薄のコバルト薄膜を導入。これまでイリジウム薄膜とコバルト薄膜が重なった場合、両者が混ざりやすいことが問題であったが、今回、薄膜成膜条件を工夫した成膜技術を開発することにより、原子レベルでの混じり合いを抑制。イリジウム薄膜上に形成されたコバルト薄膜の厚さはわずか1nmとなった。

記憶層は、コバルト(Co)/タングステン(W)/鉄ボロン(Fe-B)の3層一体で構成され、この一体となった記憶層が最終的にはSTT-MRAMのひとつのメモリーとして機能する。今回のイリジウム薄膜と極薄コバルト薄膜のように、これまでの垂直磁化TMR素子に用いられていない材料や構造を採用する場合には、従来の垂直磁化TMR素子が持っているさまざまな特性を失わずに、新しい性能を上乗せすることが求められるため、今回の素子でもコバルト薄膜の上にタングステンを挿入することで、従来の垂直磁化TMR素子と同等の低い素子抵抗(RA)値と高い磁気抵抗(MR)比を両立させている。

記憶安定性は記憶層の「体積」と「異方性エネルギー」の積により決まるが、今回の素子では、異方性エネルギーを従来の約2倍に向上させることで、記憶層の体積を変えることなく記憶安定性を2倍に向上させた。この特性は19nmサイズのSTT-MRAMを実現しうるうえ、20nm以下の素子サイズに求められる低素子抵抗の特性を満たしている。

今後は同成果により、大容量STT-MRAMの実用化開発が加速されることが期待できる。